服務(wù)器的中央處理器（CPU），在內(nèi)部結(jié)構(gòu)上是跟臺式機的差不多，它們都是由運算器和控制器組成，CPU的內(nèi)部結(jié)構(gòu)可分為控制單元，邏輯單元和存儲單元三大部分。當然工作原理也是一樣。隨著兩者的需求和發(fā)展，臺式機和服務(wù)器的處理器在技術(shù)、性能指標等各方面都存在并存的現(xiàn)象，一個最明顯的現(xiàn)象，像Intel的奔騰系列產(chǎn)品，一直應(yīng)用于服務(wù)器的低端領(lǐng)域。但不代表著服務(wù)器CPU與臺式機將會完全一樣，下面內(nèi)容會讓你對服務(wù)器CPU有個全方位的了解……
一、產(chǎn)品篇
廠商
32bit 64bit
CISC型 VLIM型 RISC型
IA-32 X86-64 IA-64
AMD64 EM64T
Intel Pentium、Xeon Nocona Itanium
AMD Athlon MP Opteron
Transmeta
（全美達） Efficeon
IBM/Apple POWER、POWERPC
HP PA-RISC、Alpha
SGI MIPS
SUN UltraSPARC
上面簡單把服務(wù)器處理器列了一下表，我們可以很清晰看出，服務(wù)器處理器按CPU的指令系統(tǒng)來區(qū)分，有CISC型CPU和RISC型CPU兩類，后來出現(xiàn)了一種64位的VLIM指令系統(tǒng)的CPU，這種架構(gòu)也叫做“IA-64”。目前基于這種指令架構(gòu)的MPU有Intel的IA-64、EM64T和AMD的x86-64。RISC型的CPU是我們比較不熟悉的類型，下面一一介紹；
IBM：
IBM 的四條處理器產(chǎn)品線 —— POWER 體系結(jié)構(gòu)，PowerPC 系列的處理器，Star 系列（很少用于服務(wù)器中），以及 IBM 大型機上所采用的芯片
POWER 是 Power Optimization With Enhanced RISC 的縮寫，是 IBM 的很多服務(wù)器、工作站和超級計算機的主要處理器。POWER 芯片起源于 801 CPU，是第二代 RISC 處理器。POWER 芯片在 1990 年被 RS 或 RISC System/6000 UNIX 工作站（現(xiàn)在稱為 eServer 和 pSeries）采用，POWER 的產(chǎn)品有 POWER1、POWER2、POWER3、POWER4，現(xiàn)在最高端的是 POWER5。POWER5 處理器是目前單個芯片中性能最好的芯片。POWER6計劃 2006 年發(fā)布。
PowerPC 是 Apple、IBM 和摩托羅拉（Motorola）聯(lián)盟（也稱為 AIM 聯(lián)盟）的產(chǎn)物，它基于 POWER 體系結(jié)構(gòu)，但是與 POWER 又有很多的不同。例如，PowerPC 是開放的，它既支持高端的內(nèi)存模型，也支持低端的內(nèi)存模型，而 POWER 芯片是高端的。最初的 PowerPC 設(shè)計也著重于浮點性能和多處理能力的研究。當然，它也包含了大部分 POWER 指令。很多應(yīng)用程序都能在 PowerPC 上正常工作，這可能需要重新編譯以進行一些轉(zhuǎn)換。從 2000 年開始，摩托羅拉和 IBM 的 PowerPC 芯片都開始遵循 Book E 規(guī)范，這樣可以提供一些增強特性，從而使得 PowerPC 對嵌入式處理器應(yīng)用（例如網(wǎng)絡(luò)和存儲設(shè)備，以及消費者設(shè)備）更具有吸引力。PowerPC 體系結(jié)構(gòu)的最大一個優(yōu)點是它是開放的：它定義了一個指令集（ISA），并且允許任何人來設(shè)計和制造與 PowerPC 兼容的處理器；為了支持 PowerPC 而開發(fā)的軟件模塊的源代碼都可以自由使用。最后，PowerPC 核心的精簡為其他部件預(yù)留了很大的空間，從新添加緩存到協(xié)處理都是如此，這樣可以實現(xiàn)任意的設(shè)計復(fù)雜度。IBM 的 4 條服務(wù)器產(chǎn)品線中有兩條與 Apple 計算機的桌面和服務(wù)器產(chǎn)品線同樣基于 PowerPC 體系結(jié)構(gòu)，分別是 Nintendo GameCube 和 IBM 的“藍色基因（Blue Gene）”超級計算機。現(xiàn)在，三種主要的 PowerPC 系列是嵌入式 PowerPC 400 系列以及獨立的 PowerPC 700 和 PowerPC 900 系列。而PowerPC 600 系列，是第一個 PowerPC 芯片。它是 POWER 和 PowerPC 體系結(jié)構(gòu)之間的橋梁。現(xiàn)在的PowerPC970，采用0.13微米SOI工藝制造，其內(nèi)只有一顆CPU核心，帶有512K 芯片內(nèi)L2 cache。
HP：
HP（惠普）公司自已開發(fā)、研制的適用于服務(wù)器的RISC芯片——PA-RISC，于1986年問世。目前，HP主要開發(fā)64位超標量處理器PA-8000系列。第一款芯片的型號為PA-8000，主頻為180MHz，后來陸續(xù)推出PA-8200、PA-8500、PA-8600、PA-8700、PA-8800型號。還有一個就是HP的“私生子”Alpha。（Alpha處理器最早由DEC公司設(shè)計制造，在Compaq公司收購DEC之后，Alpha處理器繼續(xù)得到發(fā)展，后來又被惠普公司收購）
HP于2002年開始就公布了其兩大RISC處理器——PA-RISC和Alpha的發(fā)展計劃，其中PA-RISC與Alpha處理器至少要發(fā)展到2006年，對基于其上的服務(wù)器的服務(wù)支持將至少持續(xù)到2011年。2006年，HP將會推出PA-8900。而對于Alpha的發(fā)展，惠普公司于已經(jīng)于2004年八月份發(fā)布了其面向AlphaServer Unix服務(wù)器的最后一款處理器產(chǎn)品——EV7z。
SUN：
1987年，SUN和TI公司合作開發(fā)了RISC微處理器——SPARC。Sun公司以其性能優(yōu)秀的工作站聞名，這些工作站的心臟全都是采用Sun公司自己研發(fā)的Sparc芯片。SPARC微處理器最突出的特點就是它的可擴展性，這是業(yè)界出現(xiàn)的第一款有可擴展性功能的微處理。SPARC的推出為SUN贏得了高端微處理器市場的領(lǐng)先地位。
1999年6月，UltraSPARC III首次亮相。它采用先進的0.18微米工藝制造，全部采用64位結(jié)構(gòu)和VIS指令集，時鐘頻率從600MHz起，可用于高達1000個處理器協(xié)同工作的系統(tǒng)上。UltraSPARC III和Solaris操作系統(tǒng)的應(yīng)用實現(xiàn)了百分之百的二進制兼容，完全支持客戶的軟件投資，得到眾多的獨立軟件供應(yīng)商的支持。
根據(jù)Sun公司未來的發(fā)展規(guī)劃，在64位UltraSparc處理器方面，主要有3個系列，首先是可擴展式s系列，主要用于高性能、易擴展的多處理器系統(tǒng)。目前UltraSparc Ⅲs的頻率已經(jīng)達到750GHz。將推出UltraSparc Ⅳs和UltraSparc Ⅴs等型號。其中UltraSparc Ⅳs的頻率為1GHz，UltraSparc Ⅴs則為1.5GHz。其次是集成式i系列，它將多種系統(tǒng)功能集成在一個處理器上，為單處理器系統(tǒng)提供了更高的效益。已經(jīng)推出的UltraSparc Ⅲi的頻率達到700GHz，未來的UltraSparc Ⅳi的頻率將達到1GHz。最后是嵌入式e系列，為用戶提供理想的性能價格比，嵌入式應(yīng)用包括瘦客戶機、電纜調(diào)制解調(diào)器和網(wǎng)絡(luò)接口等。Sun公司還將推出主頻300、400、500MHz等版本的處理器。
SGI
MIPS技術(shù)公司是一家設(shè)計制造高性能、高檔次及嵌入式32位和64位處理器的廠商，在RISC處理器方面占有重要地位。1984年，MIPS計算機公司成立。1992年，SGI收購了MIPS計算機公司。1998年，MIPS脫離SGI，成為MIPS技術(shù)公司。
MIPS公司設(shè)計RISC處理器始于二十世紀八十年代初，1986年推出R2000處理器，1988年推R3000處理器，1991年推出第一款64位商用微處器R4000。之后又陸續(xù)推出R8000（于1994年）、R10000（于1996年）和R12000（于1997年）等型號。
隨后，MIPS公司的戰(zhàn)略發(fā)生變化，把重點放在嵌入式系統(tǒng)。1999年，MIPS公司發(fā)布MIPS32和MIPS64架構(gòu)標準，為未來MIPS處理器的開發(fā)奠定了基礎(chǔ)。新的架構(gòu)集成了所有原來NIPS指令集，并且增加了許多更強大的功能。MIPS公司陸續(xù)開發(fā)了高性能、低功耗的32位處理器內(nèi)核（core）MIPS324Kc與高性能64位處理器內(nèi)核MIPS64 5Kc。2000年，MIPS公司發(fā)布了針對MIPS32 4Kc的版本以及64位MIPS 64 20Kc處理器內(nèi)核。
MIPS技術(shù)公司是一家設(shè)計制造高性能、高檔次及嵌入式32位和64位處理器的廠商。1986年推出R2000處理器，1988年推出R3000處理器，1991年推出第一款64位商用微處理器R4000。之后，又陸續(xù)推出R8000（于1994年）、R10000（于1996年）和R12000（于1997年）等型號。1999年，MIPS公司發(fā)布MIPS 32和MIPS 64架構(gòu)標準。2000年，MIPS公司發(fā)布了針對MIPS 32 4Kc的新版本以及未來64位MIPS 64 20Kc處理器內(nèi)核
[NextPage]
1.主頻
　　主頻也叫時鐘頻率，單位是MHz，用來表示CPU的運算速度。CPU的主頻＝外頻×倍頻系數(shù)。很多人認為主頻就決定著CPU的運行速度，這不僅是個片面的，而且對于服務(wù)器來講，這個認識也出現(xiàn)了偏差。至今，沒有一條確定的公式能夠?qū)崿F(xiàn)主頻和實際的運算速度兩者之間的數(shù)值關(guān)系，即使是兩大處理器廠家Intel和AMD，在這點上也存在著很大的爭議，我們從Intel的產(chǎn)品的發(fā)展趨勢，可以看出Intel很注重加強自身主頻的發(fā)展。像其他的處理器廠家，有人曾經(jīng)拿過一快1G的全美達來做比較，它的運行效率相當于2G的Intel處理器。
所以，CPU的主頻與CPU實際的運算能力是沒有直接關(guān)系的，主頻表示在CPU內(nèi)數(shù)字脈沖信號震蕩的速度。在Intel的處理器產(chǎn)品中，我們也可以看到這樣的例子：1 GHz Itanium芯片能夠表現(xiàn)得差不多跟2.66 GHz Xeon/Opteron一樣快，或是1.5 GHz Itanium 2大約跟4 GHz Xeon/Opteron一樣快。CPU的運算速度還要看CPU的流水線的各方面的性能指標。
　　當然，主頻和實際的運算速度是有關(guān)的，只能說主頻僅僅是CPU性能表現(xiàn)的一個方面，而不代表CPU的整體性能。
2.外頻
　　外頻是CPU的基準頻率，單位也是MHz。CPU的外頻決定著整塊主板的運行速度。說白了，在臺式機中，我們所說的超頻，都是超CPU的外頻（當然一般情況下，CPU的倍頻都是被鎖住的）相信這點是很好理解的。但對于服務(wù)器CPU來講，超頻是絕對不允許的。前面說到CPU決定著主板的運行速度，兩者是同步運行的，如果把服務(wù)器CPU超頻了，改變了外頻，會產(chǎn)生異步運行，（臺式機很多主板都支持異步運行）這樣會造成整個服務(wù)器系統(tǒng)的不穩(wěn)定。
目前的絕大部分電腦系統(tǒng)中外頻也是內(nèi)存與主板之間的同步運行的速度，在這種方式下，可以理解為CPU的外頻直接與內(nèi)存相連通，實現(xiàn)兩者間的同步運行狀態(tài)。外頻與前端總線(FSB)頻率很容易被混為一談，下面的前端總線介紹我們談?wù)剝烧叩膮^(qū)別。
3.前端總線(FSB)頻率
　　前端總線(FSB)頻率(即總線頻率)是直接影響CPU與內(nèi)存直接數(shù)據(jù)交換速度。有一條公式可以計算，即數(shù)據(jù)帶寬＝(總線頻率×數(shù)據(jù)帶寬)/8，數(shù)據(jù)傳輸最大帶寬取決于所有同時傳輸?shù)臄?shù)據(jù)的寬度和傳輸頻率。比方，現(xiàn)在的支持64位的至強Nocona，前端總線是800MHz，按照公式，它的數(shù)據(jù)傳輸最大帶寬是6.4GB/秒。
外頻與前端總線(FSB)頻率的區(qū)別：前端總線的速度指的是數(shù)據(jù)傳輸?shù)乃俣龋忸l是CPU與主板之間同步運行的速度。也就是說，100MHz外頻特指數(shù)字脈沖信號在每秒鐘震蕩一千萬次；而100MHz前端總線指的是每秒鐘CPU可接受的數(shù)據(jù)傳輸量是100MHz×64bit÷8Byte/bit=800MB/s。
其實現(xiàn)在“HyperTransport”構(gòu)架的出現(xiàn)，讓這種實際意義上的前端總線(FSB)頻率發(fā)生了變化。之前我們知道IA-32架構(gòu)必須有三大重要的構(gòu)件：內(nèi)存控制器Hub (MCH) ,I/O控制器Hub和PCI Hub，像Intel很典型的芯片組 Intel 7501、Intel7505芯片組，為雙至強處理器量身定做的，它們所包含的MCH為CPU提供了頻率為533MHz的前端總線，配合DDR內(nèi)存，前端總線帶寬可達到4.3GB/秒。但隨著處理器性能不斷提高同時給系統(tǒng)架構(gòu)帶來了很多問題。而“HyperTransport”構(gòu)架不但解決了問題，而且更有效地提高了總線帶寬，比方AMD Opteron處理器，靈活的HyperTransport I/O總線體系結(jié)構(gòu)讓它整合了內(nèi)存控制器，使處理器不通過系統(tǒng)總線傳給芯片組而直接和內(nèi)存交換數(shù)據(jù)。這樣的話，前端總線(FSB)頻率在AMD Opteron處理器就不知道從何談起了。
4、CPU的位和字長
　　位：在數(shù)字電路和電腦技術(shù)中采用二進制，代碼只有“0”和“1”，其中無論是 “0”或是“1”在CPU中都是 一“位”。
　　字長：電腦技術(shù)中對CPU在單位時間內(nèi)(同一時間)能一次處理的二進制數(shù)的位數(shù)叫字長。所以能處理字長為8位數(shù)據(jù)的CPU通常就叫8位的CPU。同理32位的CPU就能在單位時間內(nèi)處理字長為32位的二進制數(shù)據(jù)。 字節(jié)和字長的區(qū)別：由于常用的英文字符用8位二進制就可以表示，所以通常就將8位稱為一個字節(jié)。字長的長度是不固定的，對于不同的CPU、字長的長度也不一樣。8位的CPU一次只能處理一個字節(jié)，而32位的CPU一次就能處理4個字節(jié)，同理字長為64位的CPU一次可以處理8個字節(jié)。
5.倍頻系數(shù)
　　倍頻系數(shù)是指CPU主頻與外頻之間的相對比例關(guān)系。在相同的外頻下，倍頻越高CPU的頻率也越高。但實際上，在相同外頻的前提下，高倍頻的CPU本身意義并不大。這是因為CPU與系統(tǒng)之間數(shù)據(jù)傳輸速度是有限的，一味追求高倍頻而得到高主頻的CPU就會出現(xiàn)明顯的“瓶頸”效應(yīng)—CPU從系統(tǒng)中得到數(shù)據(jù)的極限速度不能夠滿足CPU運算的速度。一般除了工程樣版的Intel的CPU都是鎖了倍頻的，而AMD之前都沒有鎖。
6.緩存
　　緩存大小也是CPU的重要指標之一，而且緩存的結(jié)構(gòu)和大小對CPU速度的影響非常大，CPU內(nèi)緩存的運行頻率極高，一般是和處理器同頻運作，工作效率遠遠大于系統(tǒng)內(nèi)存和硬盤。實際工作時，CPU往往需要重復(fù)讀取同樣的數(shù)據(jù)塊，而緩存容量的增大，可以大幅度提升CPU內(nèi)部讀取數(shù)據(jù)的命中率，而不用再到內(nèi)存或者硬盤上尋找，以此提高系統(tǒng)性能。但是由于CPU芯片面積和成本的因素來考慮，緩存都很小。
L1　Cache(一級緩存)是CPU第一層高速緩存，分為數(shù)據(jù)緩存和指令緩存。內(nèi)置的L1高速緩存的容量和結(jié)構(gòu)對CPU的性能影響較大，不過高速緩沖存儲器均由靜態(tài)RAM組成，結(jié)構(gòu)較復(fù)雜，在CPU管芯面積不能太大的情況下，L1級高速緩存的容量不可能做得太大。一般服務(wù)器CPU的L1緩存的容量通常在32—256KB。
　　L2　Cache(二級緩存)是CPU的第二層高速緩存，分內(nèi)部和外部兩種芯片。內(nèi)部的芯片二級緩存運行速度與主頻相同，而外部的二級緩存則只有主頻的一半。L2高速緩存容量也會影響CPU的性能，原則是越大越好，現(xiàn)在家庭用CPU容量最大的是512KB，而服務(wù)器和工作站上用CPU的L2高速緩存更高達256-1MB，有的高達2MB或者3MB。
L3　Cache(三級緩存)，分為兩種，早期的是外置，現(xiàn)在的都是內(nèi)置的。而它的實際作用即是，L3緩存的應(yīng)用可以進一步降低內(nèi)存延遲，同時提升大數(shù)據(jù)量計算時處理器的性能。降低內(nèi)存延遲和提升大數(shù)據(jù)量計算能力對游戲都很有幫助。而在服務(wù)器領(lǐng)域增加L3緩存在性能方面仍然有顯著的提升。比方具有較大L3緩存的配置利用物理內(nèi)存會更有效，故它比較慢的磁盤I/O子系統(tǒng)可以處理更多的數(shù)據(jù)請求。具有較大L3緩存的處理器提供更有效的文件系統(tǒng)緩存行為及較短消息和處理器隊列長度。
其實最早的L3緩存被應(yīng)用在AMD發(fā)布的K6-III處理器上，當時的L3緩存受限于制造工藝，并沒有被集成進芯片內(nèi)部，而是集成在主板上。在只能夠和系統(tǒng)總線頻率同步的L3緩存同主內(nèi)存其實差不了多少。后來使用L3緩存的是英特爾為服務(wù)器市場所推出的Itanium處理器。接著就是P4EE和至強MP。Intel還打算推出一款9MB L3緩存的Itanium2處理器，和以后24MB L3緩存的雙核心Itanium2處理器。
但基本上L3緩存對處理器的性能提高顯得不是很重要，比方配備1MB L3緩存的Xeon MP處理器卻仍然不是Opteron的對手，由此可見前端總線的增加，要比緩存增加帶來更有效的性能提升。
7.CPU擴展指令集
　　CPU依靠指令來計算和控制系統(tǒng)，每款CPU在設(shè)計時就規(guī)定了一系列與其硬件電路相配合的指令系統(tǒng)。指令的強弱也是CPU的重要指標，指令集是提高微處理器效率的最有效工具之一。從現(xiàn)階段的主流體系結(jié)構(gòu)講，指令集可分為復(fù)雜指令集和精簡指令集兩部分，而從具體運用看，如Intel的MMX（Multi Media Extended）、SSE、 SSE2（Streaming-Single instruction multiple data-Extensions 2）、SEE3和AMD的3DNow!等都是CPU的擴展指令集，分別增強了CPU的多媒體、圖形圖象和Internet等的處理能力。我們通常會把CPU的擴展指令集稱為"CPU的指令集"。SSE3指令集也是目前規(guī)模最小的指令集，此前MMX包含有57條命令，SSE包含有50條命令，SSE2包含有144條命令，SSE3包含有13條命令。目前SSE3也是最先進的指令集，英特爾Prescott處理器 已經(jīng)支持SSE3指令集，AMD會在未來雙核心處理器當中加入對SSE3指令集的支持，全美達的處理器也將支持這一指令集。
8.CPU內(nèi)核和I/O工作電壓
　　從586CPU開始，CPU的工作電壓分為內(nèi)核電壓和I/O電壓兩種，通常CPU的核心電壓小于等于I/O電壓。其中內(nèi)核電壓的大小是根據(jù)CPU的生產(chǎn)工藝而定，一般制作工藝越小，內(nèi)核工作電壓越低；I/O電壓一般都在1.6~5V。低電壓能解決耗電過大和發(fā)熱過高的問題。
9.制造工藝
　　制造工藝的微米是指IC內(nèi)電路與電路之間的距離。制造工藝的趨勢是向密集度愈高的方向發(fā)展。密度愈高的IC電路設(shè)計，意味著在同樣大小面積的IC中，可以擁有密度更高、功能更復(fù)雜的電路設(shè)計。現(xiàn)在主要的180nm、130nm、90nm。最近官方已經(jīng)表示有65nm的制造工藝了。
10.指令集
（1）CISC指令集
　　CISC指令集，也稱為復(fù)雜指令集，英文名是CISC，（Complex Instruction Set Computer的縮寫）。在CISC微處理器中，程序的各條指令是按順序串行執(zhí)行的，每條指令中的各個操作也是按順序串行執(zhí)行的。順序執(zhí)行的優(yōu)點是控制簡單，但計算機各部分的利用率不高，執(zhí)行速度慢。其實它是英特爾生產(chǎn)的x86系列（也就是IA-32架構(gòu)）CPU及其兼容CPU，如AMD、VIA的。即使是現(xiàn)在新起的X86-64（也被成AMD64）都是屬于CISC的范疇。
要知道什么是指令集還要從當今的X86架構(gòu)的CPU說起。X86指令集是Intel為其第一塊16位CPU(i8086)專門開發(fā)的，IBM1981年推出的世界第一臺PC機中的CPU—i8088(i8086簡化版)使用的也是X86指令，同時電腦中為提高浮點數(shù)據(jù)處理能力而增加了X87芯片，以后就將X86指令集和X87指令集統(tǒng)稱為X86指令集。
　　雖然隨著CPU技術(shù)的不斷發(fā)展，Intel陸續(xù)研制出更新型的i80386、i80486直到過去的PII至強、PIII至強、Pentium 3，最后到今天的Pentium 4系列、至強（不包括至強Nocona），但為了保證電腦能繼續(xù)運行以往開發(fā)的各類應(yīng)用程序以保護和繼承豐富的軟件資源，所以Intel公司所生產(chǎn)的所有CPU仍然繼續(xù)使用X86指令集，所以它的CPU仍屬于X86系列。由于Intel X86系列及其兼容CPU（如AMD Athlon MP、）都使用X86指令集，所以就形成了今天龐大的X86系列及兼容CPU陣容。x86CPU目前主要有intel的服務(wù)器CPU和AMD的服務(wù)器CPU兩類。
（2）RISC指令集
　　RISC是英文“Reduced Instruction Set Computing ” 的縮寫，中文意思是“精簡指令集”。它是在CISC指令系統(tǒng)基礎(chǔ)上發(fā)展起來的，有人對CISC機進行測試表明，各種指令的使用頻度相當懸殊，最常使用的是一些比較簡單的指令，它們僅占指令總數(shù)的20％，但在程序中出現(xiàn)的頻度卻占80％。復(fù)雜的指令系統(tǒng)必然增加微處理器的復(fù)雜性，使處理器的研制時間長，成本高。并且復(fù)雜指令需要復(fù)雜的操作，必然會降低計算機的速度。基于上述原因，20世紀80年代RISC型CPU誕生了，相對于CISC型CPU ,RISC型CPU不僅精簡了指令系統(tǒng)，還采用了一種叫做“超標量和超流水線結(jié)構(gòu)”，大大增加了并行處理能力。RISC指令集是高性能CPU的發(fā)展方向。它與傳統(tǒng)的CISC(復(fù)雜指令集)相對。相比而言，RISC的指令格式統(tǒng)一，種類比較少，尋址方式也比復(fù)雜指令集少。當然處理速度就提高很多了。目前在中高檔服務(wù)器中普遍采用這一指令系統(tǒng)的CPU，特別是高檔服務(wù)器全都采用RISC指令系統(tǒng)的CPU。RISC指令系統(tǒng)更加適合高檔服務(wù)器的操作系統(tǒng)UNIX，現(xiàn)在Linux也屬于類似UNIX的操作系統(tǒng)。RISC型CPU與Intel和AMD的CPU在軟件和硬件上都不兼容。
目前，在中高檔服務(wù)器中采用RISC指令的CPU主要有以下幾類：PowerPC處理器 、SPARC處理器、PA-RISC處理器、MIPS處理器、Alpha處理器。
（3）IA-64
EPIC（Explicitly Parallel Instruction Computers，精確并行指令計算機）是否是RISC和CISC體系的繼承者的爭論已經(jīng)有很多，單以EPIC體系來說，它更像Intel的處理器邁向RISC體系的重要步驟。從理論上說，EPIC體系設(shè)計的CPU，在相同的主機配置下，處理Windows的應(yīng)用軟件比基于Unix下的應(yīng)用軟件要好得多。
Intel采用EPIC技術(shù)的服務(wù)器CPU是安騰Itanium（開發(fā)代號即Merced）。它是64位處理器，也是IA－64系列中的第一款。微軟也已開發(fā)了代號為Win64的操作系統(tǒng)，在軟件上加以支持。在Intel采用了X86指令集之后，它又轉(zhuǎn)而尋求更先進的64-bit微處理器，Intel這樣做的原因是，它們想擺脫容量巨大的x86架構(gòu),從而引入精力充沛而又功能強大的指令集，于是采用EPIC指令集的IA-64架構(gòu)便誕生了。IA-64 在很多方面來說，都比x86有了長足的進步。突破了傳統(tǒng)IA32架構(gòu)的許多限制，在數(shù)據(jù)的處理能力，系統(tǒng)的穩(wěn)定性、安全性、可用性、可觀理性等方面獲得了突破性的提高。
IA-64微處理器最大的缺陷是它們?nèi)狈εcx86的兼容，而Intel為了IA-64處理器能夠更好地運行兩個朝代的軟件，它在IA-64處理器上（Itanium、Itanium2 ……)引入了x86-to-IA-64的解碼器，這樣就能夠把x86指令翻譯為IA-64指令。這個解碼器并不是最有效率的解碼器，也不是運行x86代碼的最好途徑（最好的途徑是 直接在x86處理器上運行x86代碼），因此Itanium 和Itanium2在運行x86應(yīng)用程序時候的性能非常糟糕。這也成為X86-64產(chǎn)生的根本原因。
（4）X86-64 （AMD64 / EM64T）
AMD公司設(shè)計，可以在同一時間內(nèi)處理64位的整數(shù)運算，并兼容于X86-32架構(gòu)。其中支持64位邏輯定址，同時提供轉(zhuǎn)換為32位定址選項；但數(shù)據(jù)操作指令默認為32位和8位，提供轉(zhuǎn)換成64位和16位的選項；支持常規(guī)用途寄存器，如果是32位運算操作，就要將結(jié)果擴展成完整的64位。這樣，指令中有“直接執(zhí)行”和“轉(zhuǎn)換執(zhí)行”的區(qū)別，其指令字段是8位或32位，可以避免字段過長。
x86-64（也叫AMD64）的產(chǎn)生也并非空穴來風，x86處理器的32bit尋址空間限制在4GB內(nèi)存，而IA-64的處理器又不能兼容x86。AMD充分考慮顧客的需求，加強x86指令集的功能，使這套指令集可同時支持64位的運算模式，因此AMD把它們的結(jié)構(gòu)稱之為x86-64。在技術(shù)上AMD在x86-64架構(gòu)中為了進行64位運算，AMD為其引入了新增了R8-R15通用寄存器作為原有X86處理器寄存器的擴充，但在而在32位環(huán)境下并不完全使用到這些寄存器。原來的寄存器諸如EAX、EBX也由32位擴張至64位。在SSE單元中新加入了8個新寄存器以提供對SSE2的支持。寄存器數(shù)量的增加將帶來性能的提升。與此同時，為了同時支持32和64位代碼及寄存器，x86-64架構(gòu)允許處理器工作在以下兩種模式：Long Mode(長模式)和Legacy Mode(遺傳模式)，Long模式又分為兩種子模式(64bit模式和Compatibility mode兼容模式)。該標準已經(jīng)被引進在AMD服務(wù)器處理器中的Opteron處理器。
而今年也推出了支持64位的EM64T技術(shù)，再還沒被正式命為EM64T之前是IA32E，這是英特爾64位擴展技術(shù)的名字,用來區(qū)別X86指令集。Intel的EM64T支持64位sub-mode，和AMD的X86-64技術(shù)類似，采用64位的線性平面尋址，加入8個新的通用寄存器（GPRs），還增加8個寄存器支持SSE指令。與AMD相類似，Intel的64位技術(shù)將兼容IA32和IA32E，只有在運行64位操作系統(tǒng)下的時候，才將會采用IA32E。IA32E將由2個sub-mode組成：64位sub-mode和32位sub-mode，同AMD64一樣是向下兼容的。Intel的EM64T將完全兼容AMD的X86-64技術(shù)。現(xiàn)在Nocona處理器已經(jīng)加入了一些64位技術(shù)，Intel的Pentium 4E處理器也支持64位技術(shù)。
應(yīng)該說，這兩者都是兼容x86指令集的64位微處理器架構(gòu)，但EM64T與AMD64還是有一些不一樣的地方，AMD64處理器中的NX位在Intel的處理器中將沒有提供。
11.超流水線與超標量
　　在解釋超流水線與超標量前，先了解流水線(pipeline)。流水線是Intel首次在486芯片中開始使用的。流水線的工作方式就象工業(yè)生產(chǎn)上的裝配流水線。在CPU中由5—6個不同功能的電路單元組成一條指令處理流水線，然后將一條X86指令分成5—6步后再由這些電路單元分別執(zhí)行，這樣就能實現(xiàn)在一個CPU時鐘周期完成一條指令，因此提高CPU的運算速度。經(jīng)典奔騰每條整數(shù)流水線都分為四級流水，即指令預(yù)取、譯碼、執(zhí)行、寫回結(jié)果，浮點流水又分為八級流水。
超標量是通過內(nèi)置多條流水線來同時執(zhí)行多個處理器，其實質(zhì)是以空間換取時間。而超流水線是通過細化流水、提高主頻，使得在一個機器周期內(nèi)完成一個甚至多個操作，其實質(zhì)是以時間換取空間。例如Pentium 4的流水線就長達20級。將流水線設(shè)計的步(級)越長，其完成一條指令的速度越快，因此才能適應(yīng)工作主頻更高的CPU。但是流水線過長也帶來了一定副作用，很可能會出現(xiàn)主頻較高的CPU實際運算速度較低的現(xiàn)象，Intel的奔騰4就出現(xiàn)了這種情況，雖然它的主頻可以高達1.4G以上，但其運算性能卻遠遠比不上AMD 1.2G的速龍甚至奔騰III。
12.封裝形式
　　CPU封裝是采用特定的材料將CPU芯片或CPU模塊固化在其中以防損壞的保護措施，一般必須在封裝后CPU才能交付用戶使用。CPU的封裝方式取決于CPU安裝形式和器件集成設(shè)計，從大的分類來看通常采用Socket插座進行安裝的CPU使用PGA(柵格陣列)方式封裝，而采用Slot x槽安裝的CPU則全部采用SEC(單邊接插盒)的形式封裝。現(xiàn)在還有PLGA(Plastic Land Grid Array)、OLGA(Organic Land Grid Array)等封裝技術(shù)。由于市場競爭日益激烈，目前CPU封裝技術(shù)的發(fā)展方向以節(jié)約成本為主。
[NextPage]
1、多線程
同時多線程Simultaneous multithreading，簡稱SMT。SMT可通過復(fù)制處理器上的結(jié)構(gòu)狀態(tài)，讓同一個處理器上的多個線程同步執(zhí)行并共享處理器的執(zhí)行資源，可最大限度地實現(xiàn)寬發(fā)射、亂序的超標量處理，提高處理器運算部件的利用率，緩和由于數(shù)據(jù)相關(guān)或Cache未命中帶來的訪問內(nèi)存延時。當沒有多個線程可用時，SMT處理器幾乎和傳統(tǒng)的寬發(fā)射超標量處理器一樣。SMT最具吸引力的是只需小規(guī)模改變處理器核心的設(shè)計，幾乎不用增加額外的成本就可以顯著地提升效能。多線程技術(shù)則可以為高速的運算核心準備更多的待處理數(shù)據(jù)，減少運算核心的閑置時間。這對于桌面低端系統(tǒng)來說無疑十分具有吸引力。Intel從3.06GHz Pentium 4開始，所有處理器都將支持SMT技術(shù)。
2、多核心
多核心，也指單芯片多處理器（Chip multiprocessors，簡稱CMP）。CMP是由美國斯坦福大學(xué)提出的，其思想是將大規(guī)模并行處理器中的SMP（對稱多處理器）集成到同一芯片內(nèi)，各個處理器并行執(zhí)行不同的進程。與CMP比較， SMT處理器結(jié)構(gòu)的靈活性比較突出。但是，當半導(dǎo)體工藝進入0.18微米以后，線延時已經(jīng)超過了門延遲，要求微處理器的設(shè)計通過劃分許多規(guī)模更小、局部性更好的基本單元結(jié)構(gòu)來進行。相比之下，由于CMP結(jié)構(gòu)已經(jīng)被劃分成多個處理器核來設(shè)計，每個核都比較簡單，有利于優(yōu)化設(shè)計，因此更有發(fā)展前途。目前，IBM 的Power 4芯片和Sun的 MAJC5200芯片都采用了CMP結(jié)構(gòu)。多核處理器可以在處理器內(nèi)部共享緩存，提高緩存利用率，同時簡化多處理器系統(tǒng)設(shè)計的復(fù)雜度。
2005年下半年，Intel和AMD的新型處理器也將融入CMP結(jié)構(gòu)。新安騰處理器開發(fā)代碼為Montecito，采用雙核心設(shè)計，擁有最少18MB片內(nèi)緩存，采取90nm工藝制造，它的設(shè)計絕對稱得上是對當今芯片業(yè)的挑戰(zhàn)。它的每個單獨的核心都擁有獨立的L1，L2和L3 cache，包含大約10億支晶體管。
3、SMP
SMP（Symmetric Multi-Processing），對稱多處理結(jié)構(gòu)的簡稱，是指在一個計算機上匯集了一組處理器(多CPU),各CPU之間共享內(nèi)存子系統(tǒng)以及總線結(jié)構(gòu)。在這種技術(shù)的支持下，一個服務(wù)器系統(tǒng)可以同時運行多個處理器，并共享內(nèi)存和其他的主機資源。像雙至強，也就是我們所說的二路，這是在對稱處理器系統(tǒng)中最常見的一種（至強MP可以支持到四路，AMD Opteron可以支持1-8路）。也有少數(shù)是16路的。但是一般來講，SMP結(jié)構(gòu)的機器可擴展性較差，很難做到100個以上多處理器，常規(guī)的一般是8個到16個，不過這對于多數(shù)的用戶來說已經(jīng)夠用了。在高性能服務(wù)器和工作站級主板架構(gòu)中最為常見，像UNIX服務(wù)器可支持最多256個CPU的系統(tǒng)。
構(gòu)建一套SMP系統(tǒng)的必要條件是：支持SMP的硬件包括主板和CPU；支持SMP的系統(tǒng)平臺，再就是支持SMP的應(yīng)用軟件。
為了能夠使得SMP系統(tǒng)發(fā)揮高效的性能，操作系統(tǒng)必須支持SMP系統(tǒng)，如WINNT、LINUX、以及UNIX等等32位操作系統(tǒng)。即能夠進行多任務(wù)和多線程處理。多任務(wù)是指操作系統(tǒng)能夠在同一時間讓不同的CPU完成不同的任務(wù)；多線程是指操作系統(tǒng)能夠使得不同的CPU并行的完成同一個任務(wù)。
要組建SMP系統(tǒng)，對所選的CPU有很高的要求，首先、CPU內(nèi)部必須內(nèi)置APIC（Advanced Programmable Interrupt Controllers）單元。Intel 多處理規(guī)范的核心就是高級可編程中斷控制器（Advanced Programmable Interrupt Controllers--APICs）的使用；再次，相同的產(chǎn)品型號，同樣類型的CPU核心，完全相同的運行頻率；最后，盡可能保持相同的產(chǎn)品序列編號，因為兩個生產(chǎn)批次的CPU作為雙處理器運行的時候，有可能會發(fā)生一顆CPU負擔過高，而另一顆負擔很少的情況，無法發(fā)揮最大性能，更糟糕的是可能導(dǎo)致死機。
4、NUMA技術(shù)
NUMA即非一致訪問分布共享存儲技術(shù)，它是由若干通過高速專用網(wǎng)絡(luò)連接起來的獨立節(jié)點構(gòu)成的系統(tǒng)，各個節(jié)點可以是單個的CPU或是SMP系統(tǒng)。在NUMA中，Cache 的一致性有多種解決方案，需要操作系統(tǒng)和特殊軟件的支持。圖2中是Sequent公司NUMA系統(tǒng)的例子。這里有3個SMP模塊用高速專用網(wǎng)絡(luò)聯(lián)起來，組成一個節(jié)點，每個節(jié)點可以有12個CPU。像Sequent的系統(tǒng)最多可以達到64個CPU甚至256個CPU。顯然，這是在SMP的基礎(chǔ)上，再用NUMA的技術(shù)加以擴展，是這兩種技術(shù)的結(jié)合。
5、亂序執(zhí)行技術(shù)
亂序執(zhí)行（out-of-orderexecution），是指CPU允許將多條指令不按程序規(guī)定的順序分開發(fā)送給各相應(yīng)電路單元處理的技術(shù)。這樣將根據(jù)個電路單元的狀態(tài)和各指令能否提前執(zhí)行的具體情況分析后，將能提前執(zhí)行的指令立即發(fā)送給相應(yīng)電路單元執(zhí)行，在這期間不按規(guī)定順序執(zhí)行指令，然后由重新排列單元將各執(zhí)行單元結(jié)果按指令順序重新排列。采用亂序執(zhí)行技術(shù)的目的是為了使CPU內(nèi)部電路滿負荷運轉(zhuǎn)并相應(yīng)提高了CPU的運行程序的速度。分枝技術(shù)：（branch）指令進行運算時需要等待結(jié)果，一般無條件分枝只需要按指令順序執(zhí)行，而條件分枝必須根據(jù)處理后的結(jié)果，再決定是否按原先順序進行。
6、CPU內(nèi)部的內(nèi)存控制器
許多應(yīng)用程序擁有更為復(fù)雜的讀取模式（幾乎是隨機地，特別是當cache hit不可預(yù)測的時候），并且沒有有效地利用帶寬。典型的這類應(yīng)用程序就是業(yè)務(wù)處理軟件，即使擁有如亂序執(zhí)行（out of order execution）這樣的CPU特性，也會受內(nèi)存延遲的限制。這樣CPU必須得等到運算所需數(shù)據(jù)被除數(shù)裝載完成才能執(zhí)行指令（無論這些數(shù)據(jù)來自CPU cache還是主內(nèi)存系統(tǒng)）。當前低段系統(tǒng)的內(nèi)存延遲大約是120－150ns，而CPU速度則達到了3GHz以上，一次單獨的內(nèi)存請求可能會浪費200－300次CPU循環(huán)。即使在緩存命中率（cache hit rate）達到99％的情況下，CPU也可能會花50％的時間來等待內(nèi)存請求的結(jié)束－ 比如因為內(nèi)存延遲的緣故。
你可以看到Opteron整合的內(nèi)存控制器，它的延遲，與芯片組支持雙通道DDR內(nèi)存控制器的延遲相比來說，是要低很多的。英特爾也按照計劃的那樣在處理器內(nèi)部整合內(nèi)存控制器，這樣導(dǎo)致北橋芯片將變得不那么重要。但改變了處理器訪問主存的方式，有助于提高帶寬、降低內(nèi)存延時和提升處理器性能。